Das bekannteste differenzielle Verfahren für die schnelle Übertragung großer Datenmengen mit bis zu einigen Gbit/s- und damit für Bild- und Videoinhalte - ist LVDS (Low Voltage Differential Signaling Technology). Entwickelt von National Semiconductor, wurde LVDS als EIA-644 durch die EIA (Electronic Industries Association) standardisiert. Als offener und freier Standard wird er von vielen IC-Herstellern genutzt.
LVDS ist eine unidirektionale Verbindung, die sehr energieeffizient funktioniert. Um die Information zu übermitteln, nutzt die Technologie den Spannungsunterschied zwischen zwei Kupferkabeln. Der LVDS-Transmitter kodiert via Eingangstakt bis zu 24 bit Daten auf vier differenzielle serielle Leitungspaare (s. Bild 1). Ein Abschlusswiderstand unterbindet die Reflexion zurück zur Signalquelle.
Da LVDS mit niedrigen Spannungen von unter 3,3 V arbeitet, benötigt die Technologie wenig Strom und erzeugt nur geringe elektromagnetische Störungen. Gleichtaktsignale, die eine elektromagnetische Welle erzeugen, werden durch die Differenzbildung eliminiert.
LVDS beschreibt lediglich die physikalische Ebene; auf dieser setzen mehrere Kommunikationsstandards auf, darunter FPD- (Flat Panel Display) Link, FPD-Link II & III, MIPI (Mobile Industry Processor Interface) und DVP (Digital Video Port).
LVDS mit FPD-Link
Wer LVDS sagt, meint üblicherweise die FPD-Struktur. FPD-Link wurde mit LVDS von National Instruments entwickelt und ist auch heute noch der Standard für die Übertragung von Grafik- und Videodaten zwischen Notebooks, Tablet-PCs oder LCD-Fernsehern und ihrem Display.
FPD-Link-Chipsätze bestehen aus Transmittern (TTL zu LVDS) und Empfängern (LVDS zu TTL), die 18- und 24-bit-Farbdisplays unterstützen. Auf TTL-Ebene fließen die RGB-Daten sowie die Steuerdaten vom Grafikcontroller an die Eingänge des FPD-Link-Transmitters. Er multiplext (Mux) die parallelen TTL-Daten und wandelt sie in serielle LVDS um. An den Ausgängen des Transmitters werden die LVDS-Daten über das Kabel geschickt, das die Hauptplatine mit dem Display verbindet. Am FPD-Link-Empfänger an der Anzeige werden sie deserialisiert (Demux), also wieder in TTL-Signale umgewandelt, und an die Eingänge des Timing Controllers gesendet. Durch das Multiplexen der parallelen TTL-Signale lassen sich die Daten mit höheren Geschwindigkeiten über eine schmale Schnittstelle übertragen. Trotzdem werden die Anforderungen erfüllt, die eine Kommunikation mit hoher Bandbreite stellt.
Bild 2 zeigt den Aufbau eines FPD-Links mit vier LVDS-Leitungspaaren. Drei der vier Kabel übertragen das Grafik- und Videosignal, über das vierte läuft das LVDS-Taktsignal. Die Mux-Schaltung serialisiert das parallele Grafik- und Videosignal und überträgt es über das differenzielle Paar. Damit werden im Vergleich zu den sonst nötigen 22 Kabeln nur drei gebraucht, gleichzeitig verbessert sich die elektromagnetische Verträglichkeit.
FPD-Link-Chipsätze sind mit fallender und steigender Flanke sowie mit programmierbarer Datenübernahme als komfortable Schnittstelle zu einer Vielzahl an Grafik- und LCD-Panel-Controllern erhältlich. Die 5-V- oder 3,3-V-Chipsätze unterstützen einen Frequenzbereich von 20 bis 65 MHz.
MIPI
Die MIPI Alliance hat sechs Arten von Schnittstellen in mobilen, vernetzten Geräten spezifiziert: für die physikalische Ebene, Multimedia, Chip zu Chip bzw. Interprozesskommunikation, Gerätesteuerung und Datenmanagement, System-Debugging sowie Software-Integration. Jede Spezifikation erfüllt die wichtigsten Anforderungen dieser Geräte: niedriger Energieverbrauch, hohe Bandbreite und geringe elektromagnetische Störungen.
DSI (Display Serial Interface) bzw. DSI-2 sind die MIPI-Schnittstellen zwischen einem oder mehreren Displays und dem Applikationsprozessor. Sie definieren einen seriellen Bus und ein Kommunikationsprotokoll für die Datenübertragung zwischen dem Host, der Quelle der Bilddaten und der Zielanwendung. Sie wurden entwickelt, um kostengünstigere Display Controller für mobile Geräte wie Smartphones, Laptops und Tablet-PCs, Wearables, Augmented-Reality-Anwendungen sowie auf Instrumententafeln in Fahrzeugen zu ermöglichen.
Die physikalische Schicht
MIPI-DSI basiert auf der physikalischen Schicht MIPI D-PHY. Diese verbindet Megapixel-Kameras und hochauflösende Displays mit einem Applikationsprozessor. Dabei wird ein den Takt weiterleitender, synchroner Link genutzt, der Hochgeschwindigkeitsdatenübertragung mit geringer Leistung und niedrigem Stromverbrauch sowie hoher Störimmunität und Jitter-Toleranz mit geringen Kosten verbindet (Bild 4).
Auf der physikalischen Schicht spezifiziert DSI einen seriellen Punkt-zu-Punkt-Hochgeschwindigkeits-Differenzsignalbus. Er umfasst eine Hochgeschwindigkeits-Taktspur und eine oder mehrere Datenspuren. Jede Spur - oder Lane - wird aufgrund der differenziellen Signalisierung auf zwei Drähten geführt. Alle Spuren führen vom DSI-Host zum DSI-Gerät, mit Ausnahme der ersten Datenspur (Lane 0). Sie kann einen Bus-Turnaround-Betrieb (BTA) ausführen, mit dem sich die Übertragungsrichtung umkehren lässt. Werden mehrere Spuren genutzt, übertragen sie die Daten parallel, bei vier Spuren werden also vier Bits gleichzeitig übertragen.
Die Verbindung arbeitet entweder im Low-Power-Modus oder im High-Speed-Modus. Der Übergang zwischen beiden Modi erfolgt mit geringer Latenz. Im Low-Power-Modus ist der Hochgeschwindigkeitstaktgeber deaktiviert, die Signaltaktungsinformationen sind in den Daten eingebettet. Die Datenrate genügt nicht, um ein Display anzusteuern, kann aber für das Senden von Konfigurationsinformationen und Befehlen verwendet werden.
Im High-Speed-Modus dient der Hochgeschwindigkeitstakt mit Frequenzen von einigen zehn Megahertz bis über ein Gigahertz als Bittakt für die Datenspuren. Die Taktgeschwindigkeiten variieren je nach Anforderungen der Anzeige. Da für die Signalgebung nur eine niedrige Spannung nötig ist und die Daten parallel übertragen werden, kommt auch der High-Speed-Modus mit geringem Stromverbrauch aus.
Weitere DSI-Schichten
Auf der Ebene des Lane Managements verteilt der Sender die übertragenen Daten je nach Bandbreitenbedarf auf eine oder mehrere der vier Spuren. Für das Mapping, also welches Bit über welche Spur übertragen wird, haben sich die Standards der VESA (Video Electronics Standards Association) und der JEIDA (Japan Electronic Industry Development Association) etabliert.
Die Low-Level-Protokollschicht legt fest, wie die Bits und Bytes in Pakete organisiert werden und welche Bits den Header und die Nutzlast bilden. Außerdem findet hier die Fehlerprüfung statt.
Auf der Applikationsebene werden die Daten von der darunterliegenden Ebene schließlich entweder in Pixel oder Befehle übersetzt.
LVDS vs. MIPI DSI
Vergleicht man LVDS mit MIPI DSI, gibt es nur eine Gemeinsamkeit: Beide nutzen vier Lanes. LVDS überträgt jedoch nur das Video- bzw. Bildsignal. Hierfür wird nach dem SPWG- (Standard Panels Working Group) oder JEIDA-Standard das RGB-TTL- in ein LVDS-Signal umgewandelt. Im Gegensatz dazu kann MIPI DSI neben dem Video-/Bild- auch das Befehlssignal übertragen. Beide Signale lassen sich entsprechend der spezifischen Handshake-Sequenz und Regeln steuern.
Brücke zwischen DSI und LVDS
Wenn der Applikationsprozessor einen Standard nicht unterstützt oder nicht genügend Lanes zum Anschluss an ein Display-Modul zur Verfügung stehen, kann ein Bridge-IC die entsprechende Schnittstelle zwischen dem Videoausgang des Prozessors und dem Eingang des Display-Moduls, der Kamera oder anderen Peripheriegeräten herstellen. Damit lassen sich Applikationsprozessoren an verschiedene Displays anschließen, ohne dass dafür das gesamte System neu entwickelt werden muss.
Eine Reihe solcher Bridge-ICs bietet Toshiba. Sie eignen sich für Konsum-, Industrie- und Automotive-Applikationen, z.B. Smartwatches, Tablet-PCs, Ultrabooks, 4K-UHD-Bildschirme, Smart-TVs, Wearables, Kameras, Gaming-Zubehör, Head Mounted Displays (HDM), LCDs, IO-Port-Erweiterungen oder POS-Anwendungen.
Mit Hilfe der DSI-LVDS-Bridge ermöglichen es die ICs, über einen DSI-Link ein LVDS-kompatibles Display anzusteuern. Sie unterstützen eine Pixelauflösung von 24 bit. Die Modelle TC358771XBG und TC358774XBG ermöglichen das klassische 4:3-Format (UXGA, Ultra Extended Graphics Array) mit 1600 × 1200 Pixeln über DSI Single Link. Die Varianten TC358772XBG und TC358775XBG unterstützen WUXGA (Wide Ultra eXtended Graphics Array), d.h. Darstellungen im 16:10-Format mit 1920 × 1200 Pixeln über DSI-Dual-Link. Außerdem unterstützen die Bridge-ICs einen I2C-Master, der vom DSI-Link gesteuert wird. Dieser kann als Schnittstelle zu weiteren Steuerungsfunktionen via I2C genutzt werden.
Die Bridge-ICs arbeiten im LVDS-Standard bei 135 MHz, im DSI-Standard übertragen sie bis zu 1 Gbit/s/Lane. Sie unterstützen die Video-Inputformate RGB565/666/888. Indem sie die Hintergrundbeleuchtung von LCD-Bildschirmen entsprechend dem Umgebungslicht optimieren, tragen sie dazu bei, den Stromverbrauch mobiler Geräte zu reduzieren.
Fazit
Mit Bridge-ICs wie denen von Toshiba können Entwickler die Vorteile von DSI - geringer Strombedarf, Pixeldatenraten und Bauteilekosten - auch für Designs nutzbar machen, die DSI nicht unterstützen. Damit haben sie auch die nötige Flexibilität in einem sich sehr schnell weiterentwickelnden Markt.
Komponenten gibt es auf www.rutronik24.de.
Bleiben Sie auf dem Laufenden, indem Sie unseren Newsletter abonnieren.
